特許
J-GLOBAL ID：200903004031239177
符号誤り率測定装置
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-132424
公開番号（公開出願番号）：特開平8-331102
出願日： 1995年05月30日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】 被測定物の遅延量に左右されずに、簡素な構造であり、受信パターンと基準パターンのパターン同期が可能な符号誤り率測定装置を提供する。【構成】 試験用M系列擬似ランダムパルスパターン発生回路3で出力した試験用M系列擬似ランダムパルスパターン3aは、被測定物1とFIFO(ファーストイン・ファーストアウト)メモリ7に出力される。被測定物1では遅延或いは符号誤りが付加され、受信パターン1aとして被測定物1から同期及び誤り検出回路6に送出される。またFIFOメモリ7では順次記憶され、記憶された順に、基準用M系列ランダムパルスパターン7aとして読み出され、同期検出及び誤り検出回路6に出力される。同期検出及び誤り検出回路6はこの2つの信号の同期がとれていない場合はゲート回路4を制御してFIFOメモリ7の出力を制御し同期をとる。そして符号誤りを検出する。
請求項（抜粋）：
被測定物に所定のパターンの試験用符号を繰り返し入力し、被測定物からの出力信号と基準用信号とを同期させ、両者のパターンを比較して符号誤りを検出することにより被測定物による符号誤り率を測定する符号誤り率測定装置において、前記試験用符号を構成する単位データを所定のクロック信号で規定されるタイミングかつ所定のパターンで繰り返し発生する符号発生装置と、前記クロック信号を通過出力するゲート手段と、前記符号発生装置で発生された単位データを順次記憶するとともに、記憶した単位データを記憶した順序かつ前記ゲート手段から出力されるクロック信号で規定されるタイミングで順次読み出し、基準用符号として出力する記憶装置と、前記記憶装置から出力される基準用符号と前記被測定物からの出力信号との同期状態を検出して検出結果を表す制御信号を前記ゲート手段へ入力するとともに、前記検出手段が同期を表すものであれば両者のパターンを比較して符号誤りを検出する検出手段とを具備し、前記ゲート手段は、前記検出手段から入力される制御信号が非同期を表す信号である場合には、前記クロック信号の通過出力を所定の期間停止することを特徴とする符号誤り率測定装置。
IPC (5件)：
H04L 1/00
, G06F 7/58
, G06F 11/00 310
, H03M 13/00
, H04B 17/00
H04L 1/00 C
, G06F 7/58 C
, G06F 11/00 310 C
, H03M 13/00
, H04B 17/00 Z
