特許
J-GLOBAL ID：200903004031706603
メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-117660
公開番号（公開出願番号）：特開平11-312236
出願日： 1998年04月28日
公開日（公表日）： 1999年11月09日
要約：
【要約】【課題】MPEG画像デコーダが備えるBピクチャ・バッファ等に使用して好適なメモリ装置に関し、水平ラインを単位とする画像データの読出しと、マクロブロックを単位として供給される16水平ラインの画像データの書込みを1系統のメモリで行い、メモリの規模の縮小化を図る。【解決手段】選択したアドレスからの画素データの読出しと、同一のアドレスに対する画素データの書込みとを連続して行わせ、かつ、水平ラインを単位とする画像データの読出しを行わせるようにメモリ22を管理するメモリ管理回路23を備えて構成する。
請求項（抜粋）：
複数水平ラインの画像データを格納する容量を有し、水平方向に並ぶ同一の大きさのブロック画面を単位として複数水平ラインの画像データが連続して供給されるメモリと、選択したアドレスからの画素データの読出しと、同一アドレスに対する画素データの書込みとを連続して行わせ、かつ、水平ラインを単位とする画像データの読出しを行わせるように前記メモリを管理するメモリ管理回路とを備えていることを特徴とするメモリ装置。
IPC (2件)：
FI (2件)：
G06F 15/64 450 G
, H04N 7/13 Z
