特許
J-GLOBAL ID：200903004039992850
パリティ計数方式
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-204633
公開番号（公開出願番号）：特開平6-053939
出願日： 1992年07月31日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】高速側送出信号に挿入するパリティ(B2バイト)を計数し挿入するための信号処理に要する回路規模を小さくし、消費電力を節減する。【構成】低速インタフェースパッケージ51〜54と高速インタフェースパッケージとから成る同期多重端局中絶装置において、高速側伝送路HS1に送出するB2バイトの計数回路41〜44とB2バイトを含むマルチプレクサーセレクション・オーバヘッド(MSOH)の挿入回路31〜34とを低速インタフェースパッケージ51〜54に搭載し、高速インタフェースパッケージ15には、多重化回路11とリピータ・セクション・オーバヘッド(RSOH)挿入回路12とを搭載する。
請求項（抜粋）：
STM信号を処理する同期端局多重中断装置の低速インタフェースパッケージにて高速側へ送出されるSTM信号に対するパリティを計算して挿入したあと、高速インタフェースパッケージにて多重化することを特徴とするパリティ計数方式。
IPC (2件)：
前のページに戻る
