特許
J-GLOBAL ID:200903004041292424
多層回路基板の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人池内・佐藤アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2001-307744
公開番号(公開出願番号):特開2003-115661
出願日: 2001年10月03日
公開日(公表日): 2003年04月18日
要約:
【要約】【課題】 多層に形成された複数の配線パターンの積層位置ズレ精度が良好で生産性の優れた多層回路基板の製造方法を提供する。【解決手段】 支持基材120に導電体からなる回路パターン107と認識マーク112を形成し、当該回路パターン107上に絶縁性基材106を仮固定する。次に、電気的接続を行う箇所にレーザを照射してパターン表面に到達する非貫通孔103を設け、導電ペースト102を充填する。さらに絶縁性基材106上に金属箔104を重ね合わせて固定し、認識マーク112が露出するように開口部113を設ける。そして、認識マーク112の形状及び位置を認識することで、予め設計した露光マスクと認識マークの位置合わせを行い、次層の回路パターン117及び認識マーク122を形成する。以上の工程を繰り返すことで必要積層数の回路パターン137を形成し、支持基材120を選択除去する。
請求項(抜粋):
選択して除去可能な支持基材の表面に、導電体で形成される所望の第1の回路パターンと第1の認識マークを形成する第1の工程と、絶縁性基材の両面に接着剤層を形成し、一方の面における前記接着剤層を前記支持基材における前記第1の回路パターンに重ね合わせ、前記接着剤層の硬化温度より低い温度で加圧加熱することにより仮止め積層固定する第2の工程と、電気的接続を行う部分に前記支持基材の反対側からレーザを照射し、前記第1の回路パターンの表面まで到達する非貫通孔を形成する第3の工程と、前記非貫通孔に導電性ペーストを充填する第4の工程と、他方の面の前記接着剤層に、金属箔を前記支持基材に位置決めして重ね、前記接着剤層の硬化温度で加圧加熱することにより積層固定する第5の工程と、前記金属箔の上面にフォトレジスト層を形成した後、前記第1の認識マークが露出するように開口部を設ける第6の工程と、前記第1の認識マークの形状及び位置を認識することで位置決めを行い、前記金属箔を用いて所望の第2の回路パターンと次層を生成する時に使用する第2の認識マークを形成する第7の工程と、前記第2の認識マークを前記第1の認識マークとして、かつ前記第2の回路パターンを前記第1の回路パターンとして、第2の工程から第7の工程までを繰り返し実行し、必要積層数の前記第2の回路パターンを形成する第8の工程と、前記第1の回路パターンを形成している部分を残して前記支持基材を選択して除去する第9の工程とを含むことを特徴とする多層回路基板の製造方法。
IPC (7件):
H05K 3/46
, B23K 26/00 330
, B26F 1/16
, H05K 1/11
, H05K 3/00
, H05K 3/40
, B23K101:42
FI (11件):
H05K 3/46 B
, H05K 3/46 N
, H05K 3/46 X
, B23K 26/00 330
, B26F 1/16
, H05K 1/11 N
, H05K 3/00 N
, H05K 3/00 P
, H05K 3/00 Q
, H05K 3/40 K
, B23K101:42
Fターム (42件):
3C060AA11
, 3C060BA05
, 4E068AF00
, 4E068DA11
, 5E317AA24
, 5E317BB12
, 5E317CC25
, 5E317CD27
, 5E317CD32
, 5E317GG14
, 5E317GG16
, 5E346AA05
, 5E346AA06
, 5E346AA12
, 5E346AA15
, 5E346AA16
, 5E346AA22
, 5E346AA32
, 5E346AA43
, 5E346AA51
, 5E346CC10
, 5E346CC32
, 5E346CC39
, 5E346DD02
, 5E346DD12
, 5E346DD32
, 5E346EE06
, 5E346EE07
, 5E346EE09
, 5E346EE13
, 5E346EE15
, 5E346EE17
, 5E346EE31
, 5E346EE37
, 5E346FF01
, 5E346FF18
, 5E346GG15
, 5E346GG18
, 5E346GG19
, 5E346GG22
, 5E346GG28
, 5E346HH31
前のページに戻る