特許

J-GLOBAL ID：200903004061897098

半導体装置およびその製造方法

発明者： 古屋 博之 ,  横川 俊哉
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-065797
公開番号（公開出願番号）：特開2003-264149
出願日： 2002年03月11日
公開日（公表日）： 2003年09月19日
要約：

【要約】【課題】 Si基板あるいはGaAs基板の上に高品質なInP層が形成された半導体装置およびその製造方法を提供する。【解決手段】 Si基板31の上に、厚さ1.5〜2.5nm程度のSiO2 膜32を形成した後、厚さ100nm程度のCaTiO3- BaTiO3 膜33を形成する。CaTiO3- BaTiO3 膜33の組成比は、堆積開始時にはBa/(Ba+Ca)=0.1〜0.3の範囲として、徐々にBaの組成を増加させて、堆積終了時には、BaTiO3 とする。その上に、厚さ100nm程度のBaTiO3 -BaHfO3 膜34を形成する。BaTiO3 -BaHfO3 膜34の組成比は、堆積開始時にはBaTiO3 として、徐々にHfの組成比を増加させて、堆積終了時には、Hf/(Ti+Hf)=0.7〜0.9の範囲とする。その上に、InP層35を形成する。

請求項（抜粋）：

半導体基板と、上記半導体基板の上方に形成され,少なくとも2つの酸化物の組成比が変化する第1酸化膜と、上記第1酸化膜の上方に形成され,少なくとも2つの酸化物の組成比が変化する第2酸化膜と、上記第2酸化膜の上に形成されたInP層とを有する半導体装置であって、上記第1酸化膜では、上記第2酸化膜に近づく方向に,基板面に平行な面内で見た格子間隔が上記第2酸化膜の下面における格子間隔に近づき、上記第2酸化膜では、上記InP層に近づく方向に,基板面に平行な面内で見た格子間隔が上記InP層の格子間隔に近づくことを特徴とする半導体装置。

Fターム (13件)：

5F045AA04 ,  5F045AA19 ,  5F045AB12 ,  5F045AB31 ,  5F045AF03 ,  5F045AF04 ,  5F045BB12 ,  5F045CA10 ,  5F045CA12 ,  5F045DC51 ,  5F045DC52 ,  5F045DC56 ,  5F045DC66