特許

J-GLOBAL ID：200903004074977716

電荷結合素子及び電荷結合素子の信号処理回路

発明者： 田中 敬訓
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願2000-003107
公開番号（公開出願番号）：特開2001-197377
出願日： 2000年01月12日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】 リセット雑音と回路素子が発生する雑音の両者を十分に除去することが可能で、かつ雑音が除去された信号をS/N劣化することなく増幅することが可能な電荷結合素子の信号処理回路の提供。【解決手段】 CCD1の出力は積分コンデンサ3で積分されるが、CCD1が有するゲ-ト付き電荷積分回路からリセット電圧が出力されている期間にリセット回路5により積分出力は基準値にリセッされる。さらに、積分出力がリセットされてから所定時間後までに積分された出力はサンプリングホールド回路6にてサンプリングホールドされる。

請求項（抜粋）：

ゲ-ト付き電荷積分回路を備えた電荷結合素子の信号処理回路であって、前記電荷結合素子の出力を積分する積分手段と、前記ゲ-ト付き電荷積分回路からリセット電圧が出力されている期間に前記積分手段の積分出力を基準値にリセットするリセット手段と、前記積分手段の積分出力がリセットされてから所定時間後までに積分された出力をサンプリングホールドするサンプリングホールド手段とを含むことを特徴とする電荷結合素子の信号処理回路。

IPC (2件)：

H04N 5/335 ,  H01L 27/148

FI (3件)：

H04N 5/335 Z ,  H04N 5/335 F ,  H01L 27/14 B

Fターム (21件)：

4M118AA05 ,  4M118AB01 ,  4M118BA10 ,  4M118DD04 ,  4M118DD09 ,  4M118DD10 ,  4M118DD11 ,  4M118DD12 ,  4M118FA06 ,  4M118FA08 ,  5C024CX03 ,  5C024CX05 ,  5C024GY01 ,  5C024HX09 ,  5C024HX13 ,  5C024HX17 ,  5C024HX29 ,  5C024HX31 ,  5C024HX40 ,  5C024HX45 ,  5C024HX48

引用特許：

審査官引用 (1件)

• 特開昭62-213485