特許

J-GLOBAL ID：200903004123133790

半導体メモリ回路

発明者： 神先 幸子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-196391
公開番号（公開出願番号）：特開平6-020474
出願日： 1992年06月30日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】 本発明の目的はライトデータバースとライトマスクデータバスによるチップサイズ増加を防ぐことである。【構成】 ライトデータバスφDATAがデータの論理レベル及び書き込み禁止の適否を表す3つの異なる電位の状態を持つようにし、その3つのレベルを用いて、メモリセルアレイ100近傍のライトアンプに、高レベルのデータライト,低レベルのデータライト,ライト禁止を判断させる。

請求項（抜粋）：

アドレス指定可能な複数のメモリセルで構成されたメモリセルアレイと、外部から供給されるデータをアドレス指定されたメモリセルに書き込むために該データを表すデータ信号を発生するデータ発生回路とを備え、アドレス指定されたメモリセルへのデータの書き込みを選択的に禁止できる書き込み禁止機能を有する半導体記憶装置において、上記データ発生回路はデータ信号を外部から供給されるデータの論理レベルに対応した第1電圧レベル、第2電圧レベル及び書き込み禁止を表す第3電圧レベルのいずれかに設定し、データ発生回路とメモリセルアレイとの間に上記データ信号の電圧レベルを判断し、データの書き込みまたはデータの書き込み禁止を実行する判別手段を設けたことを特徴とする半導体記憶装置。