特許

J-GLOBAL ID：200903004134295881

半導体集積回路装置

発明者： 久留島 洋一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-004701
公開番号（公開出願番号）：特開平6-216383
出願日： 1993年01月14日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】 MOSトランジスタの占有面積を縮小し、電気抵抗を低減するすることのできる半導体集積回路装置を提供する。【構成】 MOSトランジスタ1のMOS部チャネル領域4上の絶縁膜9にスルーホール10を設けてゲート部電極5と配線層6とを電気的に接続する。

請求項（抜粋）：

MOSトランジスタのMOS部チャネル領域上の絶縁膜にスルーホールが設けられ、前記スルーホールによってゲート部電極と配線層とが電気的に接続されていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 29/784 ,  H01L 29/44

引用特許：

審査官引用 (4件)

• 特開昭63-043278
  
• 特開平4-215270
  
• 特公平4-024835
  
• 特開平4-215270