特許

J-GLOBAL ID：200903004141979478

半導体集積回路装置及びその形成方法

発明者： 石田 素子 ,  奥山 幸祐 ,  池田 修二 ,  橋場 総一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平3-272502
公開番号（公開出願番号）：特開平5-109999
出願日： 1991年10月21日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】MISFETを備えた半導体集積回路装置において、前記MISFETのホットキャリア耐性を向上するとともに、ソース領域-ドレイン領域間に流れる電流量を確保する。又、夫々の最適化を図る。【構成】MISFETQnを備える半導体集積回路装置において、前記MISFETQnのソース領域4、ドレイン領域4のうち少なくとも一方が、斜め方向から半導体基板1の主面部にn型不純物4Anを導入して形成される低い不純物濃度に設定されるn型半導体領域4A、ほぼ垂直方向から半導体基板1の主面部にn型不純物4Anと同一導電型のn型不純物4Bnを導入して形成される若干高い不純物濃度に設定されたn型半導体領域4Bの夫々を備えて構成される。

請求項（抜粋）：

他の領域に対して電気的に分離された第1半導体領域の主面部にそれと反対導電型のソース領域、ドレイン領域のうち少なくとも一方がゲート電極に対して自己整合で形成されたMISFETを備える半導体集積回路装置において、前記MISFETのソース領域、ドレイン領域のうち少なくとも一方が、前記第1半導体領域の主面を原線とみなし、この第1半導体領域の主面からその主面上に垂直に伸びる仮想線を垂線とみなし、イオン打込みで導入される不純物の軌跡を動径とみなした場合、前記ゲート電極を不純物導入マスクとして使用し、0度を越え90度未満の範囲の第1余弦角度でしかもゲート電極下に導入できる方向及びできない方向の複数の方向から前記第1半導体領域の主面部に第1不純物を導入して形成される第2半導体領域、同一ゲート電極を不純物導入マスクとして使用し、前記第1余弦角度より大きく90度までの範囲の第2余弦角度で前記第1半導体領域の主面部に第1不純物と同一導電型の第2不純物を導入して形成される第3半導体領域の夫々を備えて構成される。

IPC (3件)：

H01L 27/088 ,  H01L 21/336 ,  H01L 29/784

FI (2件)：

H01L 27/08 102 B ,  H01L 29/78 301 L