高速論理回路

発明者： ,
出願人/特許権者：
代理人 (2件)：和泉良彦 , 小林茂
公報種別：公開公報
出願番号（国際出願番号）：特願2002-164175
公開番号（公開出願番号）：特開2004-015293
出願日： 2002年06月05日
公開日（公表日）： 2004年01月15日
要約：

【課題】従来の論理回路では一般に論理コア回路の出力側に出力バッファ回路を設置し、負荷をドライブする構成と成っている。この方法では出力バッファ回路の周波数特性が論理回路の応答特性を律速していた。このため出力バッファ回路の高速化を容易に実現することを目的とした。【解決手段】本発明においては論理コア回路の出力側自体にインピーダンス整合の機能を持たせる構成とし、出力バッファを使用することなく負荷の駆動を可能とした。同時に本構成によればインダクタを用いたピーキングによる周波数特性の改善も容易に行なうことが出来る。【選択図】図1

請求項（抜粋）：

論理回路において、入力電気信号を内部論理動作に必要な信号に変換する入力バッファ回路と、論理動作をおこなう論理コア回路とにより構成され、前記論理コア回路の出力端子が負荷に直接接続されていることを特徴とする高速論理回路。

IPC (3件)：

H03K19/0185 , H03K17/693 , H03K19/0175

FI (4件)：

H03K19/00 101B , H03K17/693 A , H03K19/00 101F , H03K19/00 101Q

Fターム (28件)：

5J055AX02 , 5J055BX03 , 5J055BX16 , 5J055CX01 , 5J055CX24 , 5J055DX23 , 5J055DX73 , 5J055DX83 , 5J055EX07 , 5J055EY01 , 5J055EY21 , 5J055FX12 , 5J055FX37 , 5J055GX01 , 5J055GX02 , 5J055GX05 , 5J056AA03 , 5J056AA04 , 5J056AA15 , 5J056AA27 , 5J056AA40 , 5J056BB02 , 5J056DD12 , 5J056DD53 , 5J056EE12 , 5J056FF01 , 5J056FF09 , 5J056GG04

引用特許：

審査官引用 (6件)

論理回路及び半導体集積回路
公報種別：公開公報出願番号：特願平7-084382 出願人：富士通株式会社
多重化回路
公報種別：公開公報出願番号：特願平9-099615 出願人：日本電信電話株式会社
広帯域で漏話を抑えた差動マルチプレクサ
公報種別：公開公報出願番号：特願平11-330476 出願人：トライクウィントセミコンダクター,インコーポレーテッド

全件表示

前のページに戻る