マルチプロセツサシステム

発明者：
出願人/特許権者：
代理人 (1件)：井ノ口壽
公報種別：公開公報
出願番号（国際出願番号）：特願平3-236948
公開番号（公開出願番号）：特開平5-054005
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】マルチプロセッサシステムにおいて、主記憶に対するアドレスチェックを行う必要がなく、主記憶を複数の領域に分けてプロセッサ毎の使用権を制御する場合にセマフォレジスタを複数個用意するだけで簡単な回路でありながらTAS処理を1回のレジスタリードのみで実現する。【構成】主記憶6を複数の領域に分割し、その分割領域それぞれにセマフォレジスタ5を対応させている。例えば、プロセッサ1が主記憶にアクセスする場合、セマフォレジスタ制御回路3によって主記憶の分割領域に対応するセマフォレジスタ5よりその内容を読出し、読み出した内容如何にかかわらず所定のデータ「1」を書き込む。読み出した内容が所定のデータ以外であればプロセッサ1は主記憶に対する使用権を獲得する。

請求項（抜粋）：

少なくとも2個以上のプロセッサと、複数のプロセッサからアクセスできるnが1以上の整数とするn個以上の部分に分割された主記憶装置と、前記複数のプロセッサからアクセスでき前記主記憶装置の分割された各々の部分に対応付けられたn個のセマフォレジスタと、前記セマフォレジスタへの前記複数のプロセッサからのアクセスのうち同時には1つのプロセッサからのアクセスのみを許可し、また、リードアクセスの際には前記セマフォレジスタの内容をプロセッサに出力し、その内容如何にかかわらず所定のセットデータを前記セマフォレジスタに書き込むセマフォレジスタ制御回路と、前記主記憶装置への前記複数のプロセッサからのアクセスのうち同時には1つのプロセッサからのアクセスのみを許可する主記憶制御装置とを備え、任意のプロセッサが主記憶装置をアクセスする場合、対応のセマフォレジスタをリードし、リードした値が前記所定のセットデータ以外であれば、前記セマフォレジスタに対応する主記憶装置の領域の使用権を獲得できるように構成したことを特徴とするマルチプロセッサシステム。

前のページに戻る