特許

J-GLOBAL ID：200903004163197988

電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置

発明者： 佐伯 隆宏
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-347142
公開番号（公開出願番号）：特開2003-151298
出願日： 2001年11月13日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】電気的消去・書き込み可能な不揮発性半導体記憶装置における複数のメモリセルにデータを書き込み後の閾値電圧分布を正確に制御して閾値電圧の分布を揃えることができる試験装置を提供する。【解決手段】記憶手段16に記憶させたメモリセル11が初期状態又はデータ消去後の初期閾値電圧と、ゲート電圧印加手段14から出力された最適な閾値電圧を得るためのパルスよりも時間幅及び電圧値の少なくとも一方が小さいパルスを印加してデータ書き込み後の閾値電圧と、をハードウェア処理により取得・記録する。取得した2つの閾値電圧の差を演算手段15で演算して、メモリセルの書き込み易さを記憶手段16に記憶させる。記憶手段16が記憶したパラメータの値に応じて、書き込み電圧制御手段18から最適な書き込みパルスをメモリセル11に与えて、閾値電圧値Vthを目標とする値にする。

請求項（抜粋）：

データを電気的に消去及び書き込み可能なMOSトランジスタ型の不揮発性メモリセルが半導体基板上に複数形成された電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置であって、該不揮発性メモリセルのゲートに電圧を印加するゲート電圧印加手段と、該不揮発性メモリセルのドレイン-ソース間に電圧を印加するドレイン電圧印加手段と、該不揮発性メモリセルのドレイン電流を検出するドレイン電流検出手段と、該不揮発性メモリセルにおける初期状態又はデータ消去後におけるドレイン電流が所定値の時のゲート電圧である第1閾値電圧の値と、該不揮発性メモリセルに所定の電圧を印加してデータ書き込み後におけるドレイン電流が所定値の時のゲート電圧である第2閾値電圧の値と、の閾値電圧差を演算する演算回路を含む演算手段と、該第1閾値電圧の値及び該閾値電圧差を記憶する記憶手段と、該記憶手段が記憶した該閾値電圧差に基づいてメモリセル毎に印加する電圧の値及び印加時間の少なくとも一方を制御して、該不揮発性メモリセルにデータをさらに書き込み、ドレイン電流が所定値の時のゲート電圧である第3閾値電圧をそれぞれ略一定値にする制御手段と、を備えたことを特徴とする電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置。

IPC (4件)：

G11C 29/00 652 ,  G01R 31/28 ,  G11C 16/02 ,  H01L 21/66

FI (4件)：

G11C 29/00 652 ,  H01L 21/66 W ,  G11C 17/00 601 Z ,  G01R 31/28 B

Fターム (34件)：

2G132AA08 ,  2G132AA09 ,  2G132AA11 ,  2G132AB01 ,  2G132AC07 ,  2G132AC10 ,  2G132AD01 ,  2G132AD10 ,  2G132AE06 ,  2G132AE18 ,  2G132AE21 ,  2G132AE22 ,  2G132AG02 ,  2G132AG03 ,  2G132AG04 ,  2G132AG08 ,  2G132AL09 ,  2G132AL11 ,  4M106AA01 ,  4M106AA02 ,  4M106AA04 ,  4M106AB08 ,  4M106BA14 ,  4M106CA02 ,  4M106DD23 ,  5B025AD04 ,  5B025AD16 ,  5B025AE09 ,  5L106AA10 ,  5L106DD22 ,  5L106DD24 ,  5L106DD25 ,  5L106GG05 ,  5L106GG07