半導体集積回路及び半導体集積回路の設計方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-216776
公開番号（公開出願番号）：特開2001-044287
出願日： 1999年07月30日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】回路規模の増大を抑制しつつタイミング違反を防止することが可能な半導体集積回路の設計方法を提供すること。【解決手段】論理合成時に、ホールドタイム違反に関する制約は与えずに、セットアップタイム違反に関する制約のみを与える。そして、ネットリストのタイミング解析を行ない、FF回路8,11間のパスにおいてホールドタイム違反を検出した場合、FF回路8又はFF回路11を修正用FF回路ユニット12に置き換える。修正用FF回路ユニット12は、データ入力端子前とデータ出力端子後とにそれぞれ遅延回路13を備えており、予めユニット化されると共にセル面積が最小化されてライブラリに登録しておく。

請求項１：

ホールドタイム違反を起こす可能性のある第1のパスの起点及び終点の回路素子の少なくとも一方を、特性が最適化された修正用回路ユニットに置換した構造を有することを特徴とした半導体集積回路。

IPC (5件)：

H01L 21/82 , G06F 17/50 , H01L 27/04 , H01L 21/822 , H03K 19/00

FI (6件)：

H01L 21/82 D , H03K 19/00 D , G06F 15/60 656 R , G06F 15/60 656 D , H01L 21/82 C , H01L 27/04 D

Fターム (38件)：

5B046AA08 , 5B046BA03 , 5B046JA03 , 5B046JA08 , 5B046KA06 , 5F038CA03 , 5F038CA17 , 5F038CD06 , 5F038CD08 , 5F038CD09 , 5F038DF05 , 5F038DF11 , 5F038EZ10 , 5F064AA03 , 5F064AA04 , 5F064BB03 , 5F064BB04 , 5F064BB07 , 5F064BB13 , 5F064BB19 , 5F064DD03 , 5F064DD25 , 5F064EE47 , 5F064FF09 , 5F064HH06 , 5F064HH09 , 5F064HH10 , 5F064HH11 , 5F064HH12 , 5F064HH13 , 5J056AA00 , 5J056AA39 , 5J056BB21 , 5J056BB57 , 5J056CC05 , 5J056CC14 , 5J056FF01 , 5J056KK00

引用特許：

出願人引用 (2件)

遅延最適化方法
公報種別：公開公報出願番号：特願平7-159465 出願人：日本電気株式会社
配置配線方法
公報種別：公開公報出願番号：特願平9-265740 出願人：川崎製鉄株式会社

審査官引用 (2件)

遅延最適化方法
公報種別：公開公報出願番号：特願平7-159465 出願人：日本電気株式会社
配置配線方法
公報種別：公開公報出願番号：特願平9-265740 出願人：川崎製鉄株式会社

前のページに戻る