特許

J-GLOBAL ID：200903004193168133

データ断検出回路

発明者： 長谷川 健一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-202102
公開番号（公開出願番号）：特開平5-048673
出願日： 1991年08月13日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】ディジタル伝送装置におけるデータ回線のデータ断を検出し、データ断の状態を区別するデータ断検出回路を提供することを目的とする。【構成】データ検出部1、ラッチ部3、カウンター部3、比較器4、及びFF部5とで構成する。クロック信号3ビット長以上連続して入力データが断になった場合、データ検出部1は入力データ断であることを判別し、NAND15の出力をLとし、ラッチ部2ではNAND21の出力をHとして保持する。一方比較器4では、Hレベル,Lレベルを選別する2つの設定レベルと入力データを比較してデータ断の状態を判別し、Lレベル固定の断であれば、FF部5のFF67及びFF68の出力が各々L,Lとなり、Hレベル固定の断であれば、各出力が各各H,Hとなり、LとHの中間レベルの断であれば、各出力が各々L,Hとなるように構成する。

請求項（抜粋）：

クロック信号3ビット長以上連続した時間の入力データ信号の断を検出するデータ検出部(1)と、該データ検出部(1)からの検出結果を保持するラッチ部(2)と、クロック信号を所定周期毎に生成して前記データ検出部(1)に供給するカウンター部(3)からなるデータ断検出回路において、前記入力データ信号を分岐入力し、かつHレベルとLレベルの2つの設定レベルを設定し、データ断が発生した際、分岐入力した前記入力データ信号が2つの前記設定レベルに対して、Hレベルのデータ断か、Lレベルのデータ断か、或いはHレベルとLレベルの中間レベルのデータ断かを判別する比較器(4)と、従来のデータ断検出回路の出力と位相を合わせるためのクロック信号を前記カウンター部(3)より供給を受け、前記比較器(4)で判別したデータ断の状態を保持するフリップフロップ部(5)とを付加してなることを特徴とするデータ断検出回路。

IPC (2件)：

H04L 29/14 ,  H04L 25/02 301