パルススワロー方式可変分周器

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-223734
公開番号（公開出願番号）：特開平6-069788
出願日： 1992年08月24日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】電源投入時に異常状態に陥ることがなく、高速かつ安定な動作のPLLシステムを構成することのできるパルススワロー方式可変分周器を提供する。【構成】制御信号に応じて2通りの分周比のうちのいずれかの分周比で入力信号を分周するプリスケーラ1と、各々プリスケーラ1の出力に同期して動作する6ビットカウンタ2及び3ビットカウンタ4と、両カウンタ2,4のキャリー出力に応じてプリスケーラ1へ制御信号を与えるモード制御回路5とを設ける。6ビットカウンタ2のキャリー出力のパルス幅を伸張した信号を動作クロックとして両カウンタ2,4へロードすべき分周比データを供給するための論理回路6において、通常はLowに設定される6ビットカウンタ用出力フリップフロップの最上位ビット68を電源投入時に一時的かつ非同期にHighにセットするためのセット入力端子600を設ける。

請求項１：

第1の入力端に入力信号が入力され、第2の入力端に制御信号が入力され、前記第2の入力端に与えられる信号により2通りの分周比のうちのいずれかの分周比で入力信号を分周するためのプリスケーラと、前記プリスケーラの出力に同期して動作する第1及び第2のプログラマブルカウンタと、前記プリスケーラの出力並びに前記第1及び第2のプログラマブルカウンタのキャリー出力を入力とし、前記プリスケーラへ制御信号を与えるためのモード制御回路と、前記第1のプログラマブルカウンタのキャリー出力又はこれを伸張した信号を動作クロックとし、前記第1及び第2のプログラマブルカウンタへ与える分周比データを生成するための論理回路と、前記第1のプログラマブルカウンタへ与える前記論理回路の分周比データのうち最上位ビットを、予め定められた値に、非同期に固定するための初期分周比固定手段とを備えたパルススワロー方式可変分周器。

IPC (4件)：

H03K 23/64 , H03K 21/40 , H03L 7/08 , H03L 7/199

FI (2件)：

H03L 7/08 Z , H03L 7/10 G

前のページに戻る