特許
J-GLOBAL ID：200903004198531805
基板設計装置及び基板設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
藤本 昇 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-192022
公開番号（公開出願番号）：特開2000-020579
出願日： 1998年07月07日
公開日（公表日）： 2000年01月21日
要約：
【要約】【課題】 複数の第2基板間を接続するための結線を容易に且つ短時間に設計することを課題とする。【解決手段】 第1基板上に配置される複数の第2基板間を適正に接続するための基板設計装置において、ノード名と、該ノード名に対応し、前記第2基板に搭載される部品のピンアサインとの対応を示すノードデータを記憶するノードデータ記憶手段1 と、ピンアサインと、該ピンアサインに接続される第1基板のコネクタの対応を示すピンアサイン接続データを記憶する接続情報記憶手段2 と、前記ノードデータ記憶手段1 に記憶されるノードデータファイルのピンアサインと同一のピンアサインが前記接続情報記憶手段2 に記憶されたピンアサイン接続データに存在する場合に、そのノード名、ピンアサイン及び第1基板のコネクタを対応させる処理手段3 を有することを特徴とする。
請求項（抜粋）：
第1基板上に配置される複数の第2基板間を適正に接続するための基板設計装置において、ノード名と、該ノード名に対応し、前記第2基板に搭載される部品のピンアサインとの対応を示すノードデータを記憶するノードデータ記憶手段(1) と、ピンアサインと、該ピンアサインに接続される第1基板のコネクタの対応を示すピンアサイン接続データを記憶する接続情報記憶手段(2)と、前記ノードデータ記憶手段(1) に記憶されるノードデータファイルのピンアサインと同一のピンアサインが前記接続情報記憶手段(2) に記憶されたピンアサイン接続データに存在する場合に、そのノード名、ピンアサイン及び第1基板のコネクタを対応させる処理手段(3) を有することを特徴とする基板設計装置。
IPC (2件)：
FI (2件)：
G06F 15/60 658 E
, H05K 3/00 D
