特許
J-GLOBAL ID:200903004199552440

無線リンク制御における再送を支援する目的でプロトコルデータユニットの再送の優先順位を上げるためのシステムおよび方法

発明者:
出願人/特許権者:
代理人 (2件): 谷 義一 ,  阿部 和夫
公報種別:公開公報
出願番号(国際出願番号):特願2006-006267
公開番号(公開出願番号):特開2006-166479
出願日: 2006年01月13日
公開日(公表日): 2006年06月22日
要約:
【課題】再送データが送信バッファの輻輳に起因する遅延を回避できるようにすること。【解決手段】メディアアクセス制御(MAC)構成がデータブロック再送のための送信待ち時間を短縮する。複数のデータブロックが受信され、一時的に第1のメモリ(815B)(例えば、待ち行列、バッファ)に格納される。その後、複数のデータブロックは送信される。送信された各データブロックの受信が成功したか、またはデータブロックの受信が成功しなかったために再送が必要かについて、判定が行われる。送信されたデータブロックのうち再送が必要な各データブロックには標識が付けられ、第1のメモリ(815B)よりも高い優先順位をもつ第2のメモリ(815A)に格納される。標識付きのデータブロックは、第1のメモリ(815B)位置に格納されたデータブロックを送信する前に再送される。【選択図】図8
請求項(抜粋):
無線通信システムにおいてデータを伝送するための方法であって、 (a)複数のデータブロックを受信して第1のメモリに一時的に格納すること、 (b)前記複数のデータブロックを送信すること、 (c)前記送信された各データブロックの受信が成功したか、または前記データブロックの受信が成功しなかったため再送が必要かを判定すること、 (d)前記送信されたデータブロックのうち再送が必要な各データブロックに標識を付けること、 (e)前記標識付けされたデータブロックを前記第1のメモリより高い優先順位をもつ第2のメモリに一時的に格納すること、および、 (f)前記第2のメモリに格納された前記標識付けされたデータブロックを、前記第1のメモリに格納されたデータブロックを送信するより先に送信すること を含むことを特徴とする方法。
IPC (3件):
H04Q 7/38 ,  H04L 29/08 ,  H04L 12/56
FI (3件):
H04B7/26 109M ,  H04L13/00 307Z ,  H04L12/56 200Z
Fターム (20件):
5K030GA03 ,  5K030GA13 ,  5K030JL01 ,  5K030KA03 ,  5K030LA01 ,  5K030LA03 ,  5K030LC11 ,  5K030MB13 ,  5K034AA01 ,  5K034EE03 ,  5K034HH12 ,  5K034HH21 ,  5K034MM03 ,  5K034MM21 ,  5K067AA14 ,  5K067BB04 ,  5K067DD51 ,  5K067FF02 ,  5K067HH23 ,  5K067HH28
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る