特許
J-GLOBAL ID：200903004229111273
ヒステリシス回路
発明者：
出願人/特許権者：
代理人 (1件)：
福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平9-019981
公開番号（公開出願番号）：特開平10-209824
出願日： 1997年01月18日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】入力側及び出力側に夫々独立した電源を有する装置に使用され、両電源のオンオフ動作に無関係に正常動作する差動型ヒステリシス回路を提供すること。【解決手段】ヒステリシス回路30は差動型比較器31を含み、非反転入力端子にセンサ60のインターフェース66から第1ダイオード35を介して制御信号を印加し、差動型比較器31の出力抵抗36には第2ダイオード37が直列接続される。また、差動型比較器31の反転入力端子には基準電位源34から基準電位Vrefを印加する。
請求項（抜粋）：
差動型比較器の非反転入力端子に入力信号を印加し、反転入力端子に基準圧力を印加する差動型のヒステリシス回路において、前記差動型比較器の入力回路及び前記差動型比較器の出力回路に夫々直列に1対のダイオードを接続することを特徴とするヒステリシス回路。
IPC (2件)：
FI (2件)：
H03K 5/08 J
, H03K 19/003 B
