特許
J-GLOBAL ID：200903004237436270
制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
武田 元敏
公報種別：公開公報
出願番号（国際出願番号）：特願平6-011657
公開番号（公開出願番号）：特開平6-301620
出願日： 1994年02月03日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】 複数の周辺デバイスに対し最適な状態でタイミング制御を行い、システム全体のスループットの向上を可能とする制御装置を提供する。【構成】 電源立ち上げ時などの初期化動作において、DRAM69に任意のデータを書き込ませる。このときの制御信号の動作タイミングは最小ステートで動作させ、書き込み後、同じアドレスで読み出しを実行する。以上の処理のあと、ROM部68側でデータを比較し、不一致であればエラーとしてPLD67は書き込みステート数,読み出しステート数を1つずつ追加し、同じ動作を繰り返す。データが一致したときの動作タイミングが、DRAM69の最適な値になり、PLD67に記憶する。デバイスへの次のアクセスに対してはPLD67に記憶した最適な動作タイミングにて制御される。
請求項（抜粋）：
周辺デバイスの動作タイミングを逐次制御する制御手段を有し、該制御手段により一連の動作タイミングを制御する制御装置において、前記制御手段に周辺デバイスに対する動作タイミングが異なる複数の制御回路を設けたことを特徴とする制御装置。
IPC (2件)：
G06F 13/10 310
, G06F 13/14 310
