半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000324
公開番号（公開出願番号）：特開平5-183154
出願日： 1992年01月06日
公開日（公表日）： 1993年07月23日
要約：

【要約】【構成】基板1上の層間分離酸化膜2上にMIS型FETが形成されたSOI構造とされる。このFETは基板1側から順に基底層3とチャネル層4とキャップ層5とが積層された領域を有し、基底・キャップ両層3,5はSi製、チャネル層4はSiGe製である。SiGeはSiに比し小さい禁制帯幅を持つ。キャップ層5上にはゲート酸化膜6、この酸化膜6上にはゲート電極7が形成される。上記3層3〜5の領域各側にソース・ドレイン各領域8,9が形成される。【効果】基底層3にアンドープ半導体を用いることで、チャネル層4が反転しても酸化膜6とキャップ層5との界面での反転層形成を抑え、キャップ層5のキャリア移動度による見掛けの移動度劣化を減少させ、SiGe埋込みチャネルの特徴を最大限に生かした高電流駆動力を持つ高性能p型FETを形成できる。

請求項（抜粋）：

半導体基板と、半導体基底層、該半導体基底層の材料よりも禁制帯幅が小さい材料により形成された半導体チャネル層、及び前記半導体基底層の材料に比してその禁制帯幅が少なくとも同等の材料により形成された半導体キャップ層が前記半導体基板に近い側から順に積層されてなる3層構造半導体領域をそのゲート電極下に有するとともに該3層構造半導体領域の各側にソース領域及びドレイン領域を有する絶縁ゲート型トランジスタと、前記半導体基板と該絶縁ゲート型トランジスタとの間に介在され両者を電気的に絶縁分離する層間分離絶縁膜層とを備えていることを特徴とする半導体装置。

FI (2件)：

H01L 29/78 301 B , H01L 29/78 301 H

引用特許：

審査官引用 (5件)

特開平3-003366
特開昭62-131133
特開平2-100327

全件表示

前のページに戻る