特許

J-GLOBAL ID：200903004275577236

処理装置

発明者： 田中 伸介
出願人/特許権者： 富士通テン株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-292085
公開番号（公開出願番号）：特開平10-133890
出願日： 1996年11月01日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 複数の処理ステップを実行し、かつ割込み処理ステップの発生があるマイクロコンピユータ装置においては、コンピユータの規模構成は複数のプログラムを実行する時間で決まるため、複数のプログラムの実行時間を最大限抑えて無駄に高性能なコンピュータを用意するのを防ぎ、コストダウンを図る。【解決手段】 複数の処理ステップを有する処理装置において、所定区間における処理ステップを実行するに要した実行時間と、推測した実行時間とを比較し、実際の実行時間が推測した実行時間よりも長い場合は、優先度の低い処理ステップの実行を中断する。

請求項（抜粋）：

複数の処理ステップを有し、該処理ステップを実行してなる処理装置において、所定区間における前記処理ステップを実行するに要した実際の実行時間を計測する計測ステップと、前記所定区間における前記処理ステップを実行するに要する実行時間を推定する推定ステップと、前記計測ステップで計測された実際の実行時間と前記推定ステップで推定された実行時間とを比較し、前記実際の実行時間が前記推定された実行時間よりも長い場合には、前記複数の処理ステップのうち、優先度の低い処理ステップにおける実行を抑制してなる抑制手段とを備えたことを特徴とする処理装置。

IPC (2件)：

G06F 9/46 340 ,  G06F 9/46 322

FI (2件)：

G06F 9/46 340 E ,  G06F 9/46 322 D