特許

J-GLOBAL ID：200903004287426543

クロック信号分配回路および半導体集積回路

発明者： 廣澤 さくら
出願人/特許権者： コニカミノルタホールディングス株式会社
代理人 (1件)： 荒船 博司
公報種別：公開公報
出願番号（国際出願番号）：特願2002-357875
公開番号（公開出願番号）：特開2004-192202
出願日： 2002年12月10日
公開日（公表日）： 2004年07月08日
要約：

【課題】半導体集積回路においてクロック信号に同期して発生する貫通電流を抑制し、電源電圧低下およびEMIを防止する。【解決手段】クロック信号に同期して動作する回路ブロックA、B、Cに、遅延クロック信号生成部3によりクロック信号供給源から供給されるクロック信号C0を遅延し、分配部4により互いに遅延値の異なる複数の遅延クロック信号C1、C2、C3を生成出力する遅延クロック信号生成部3と、クロック信号C0に基づいて、遅延クロック信号C1、C2、C3を選択的に切り換えて回路ブロックA、B、Cにそれぞれ分配する。【選択図】 図1

請求項（抜粋）：

クロック信号に同期して動作する複数の回路ブロックに、クロック信号供給源から供給されるクロック信号を分配供給するクロック信号分配回路であって、 前記クロック信号供給源から供給されるクロック信号を遅延し、互いに遅延値の異なる複数の遅延クロック信号を生成出力する遅延クロック信号生成部と、 前記クロック信号に基づいて、異なる遅延値を有する複数の遅延クロック信号を選択的に切り換えて前記各回路ブロックにそれぞれ分配する分配部と、 を備えていることを特徴とするクロック信号分配回路。

IPC (5件)：

G06F1/10 ,  G06F1/04 ,  G06F1/06 ,  H03K5/15 ,  H03L7/00

FI (5件)：

G06F1/04 330A ,  G06F1/04 A ,  H03L7/00 B ,  G06F1/04 311Z ,  H03K5/15 G

Fターム (18件)：

5B079BC06 ,  5B079CC02 ,  5B079DD06 ,  5B079DD08 ,  5B079DD13 ,  5J039EE06 ,  5J039EE13 ,  5J039KK00 ,  5J039KK10 ,  5J039KK13 ,  5J039KK23 ,  5J039MM08 ,  5J039NN00 ,  5J106AA03 ,  5J106CC58 ,  5J106DD24 ,  5J106DD26 ,  5J106KK14