特許
J-GLOBAL ID：200903004287779616
リダンダンシ回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-007185
公開番号（公開出願番号）：特開平7-220494
出願日： 1994年01月26日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 二重ワード線方式のメモリにおいて、不良セルとスペアセルの交換を、主ワード線に複数接続されている副ワード線単位で行うことを可能にし、リダンダンシの効率を向上させ、チップの歩留を向上させる。【構成】 第1のメモリ領域を選択する主ワード線1、副ワード線2と、スペアセルを配置した第2のメモリ領域を選択するスペア副ワード線4を備え、第1のメモリ領域に不良セルがあった場合にこれをセクションデコーダ42においてセクションごとに設けられたリダンダンシ回路41のリダンダンシプログラム回路14にプログラムしておき、ロウパーシャルデコーダ13からのロウパーシャル信号が不良セルをヒットした場合、リダンダンシプログラム回路14を通じてスペア副ワード線4を選択してスペアセルの選択を行わせると共に、副ワード線2を非選択とする。
請求項（抜粋）：
複数のノーマルセルセクションを有するノーマルセル領域と、複数のスペアセルセクションを有するスペアセル領域とを有し、前記各ノーマル及びスペアセルセクションにおけるノーマル及びスペアメモリセルの選択は、前記各ノーマル及びスペアセルセクションに共通のノーマル及びスペア主ワード線と、前記各ノーマル及びスペアセルセクション毎のノーマル及びスペア副ワード線とによって行う二重ワード線方式のメモリ装置としてのリダンダンシ回路装置において、アドレス手段からの出力によって選択した第1のメモリ領域に不良セルがあった場合にこれをプログラムするプログラム手段と、前記アドレス手段と、前記プログラム手段の出力に基づいて、スペアセルを有する第2のメモリ領域を選択するスペア副ワード線を選択すると共に第1のメモリ領域を選択する副ワード線を非選択とする制御手段と、を備えることを特徴とするリダンダンシ回路装置。
引用特許：
前のページに戻る
