特許
J-GLOBAL ID：200903004308674674
スイツチング素子のゲート制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 強 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-251762
公開番号（公開出願番号）：特開平5-090928
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 本発明は、スイッチング素子のゲート遮断時に発生するサージ電圧を低く抑えることできて、スイッチング素子の破損防止に寄与できるようにしている。【構成】 最初は第1の補助スイッチング素子33をオンさせ、第2の補助スイッチング素子34のオフしてゲート電圧を非飽和領域動作用電圧に設定し、電流検出手段による検出結果を異常判定基準値と比較し、その検出結果が異常判定基準値以下であるときには、第1の補助スイッチング素子33をオフしてゲート電圧を飽和領域動作用電圧に設定し、前記検出結果が異常判定基準値を上回ったときには飽和領域動作用電圧の設定を禁止するようにしている。
請求項（抜粋）：
MOSFET等の電圧制御形のスイッチング素子の動作を制御するものにおいて、前記スイッチング素子の通電電流を検出する電流検出手段と、ゲート電圧を切り替えるゲート電圧切り替え手段と、最初のゲート電圧を非飽和領域動作用電圧に設定して前記電流検出手段による検出結果を異常判定基準値と比較する比較手段と、前記検出結果が異常判定基準値以下であるときにはゲート電圧を飽和領域動作用電圧に設定し前記検出結果が異常判定基準値を上回ったときには飽和領域動作用電圧の設定を禁止するゲート電圧制御手段とを具備して成るスイッチング素子のゲート制御装置。
IPC (2件)：
前のページに戻る
