特許
J-GLOBAL ID：200903004319185853
マイクロコンピュータ外部出力回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-082897
公開番号（公開出願番号）：特開平5-250189
出願日： 1992年03月06日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 マイクロコンピュータ外部出力回路において、マイクロプロセッサ暴走時の誤出力を防止する。【構成】 マイクロプロセッサ(以下CPU)11とCPU11からの出力信号を保持する保持回路15をバスを介して接続する。CPU11の暴走を監視し、暴走時に異常検出信号を出力するウォッチドッグタイマ回路16の異常検出信号をCPU11を停止するために設けられるCPU入力端子に接続する。保持回路15の出力側にゲート回路17を設け、CPU11の暴走時にはゲート回路17のゲートを閉じ、それ以外の時にはゲートを開くように、ウォッチドッグタイマ回路16の異常検出信号をゲート回路17のゲート制御入力端子に接続する。ゲート回路17の出力側に入力信号が所定時間以上継続すると出力応答する積分回路18を接続する。
請求項（抜粋）：
CPUと該CPUからの出力信号を保持する保持回路がバスを介して接続され、該CPUの暴走を監視し、暴走時に異常検出信号を出力するウォッチドッグタイマ回路の異常検出信号が該CPUを停止するために設けられたCPU入力端子に接続され、上記保持回路の出力側にゲート回路が設けられ、上記CPUの暴走時には上記ゲート回路のゲートを閉じ、それ以外の時には上記ゲート回路のゲートを開くように、上記ウォッチドッグタイマ回路の異常検出信号を上記ゲート回路のゲート制御入力端子に接続し、上記ゲート回路の出力側に入力信号が所定時間以上継続すると出力応答する積分回路を設けたことを特徴とするマイクロコンピュータ外部出力回路。
IPC (2件)：
G06F 11/00 350
, G06F 11/30 310
