特許

J-GLOBAL ID：200903004321359796

ATMセル送受信制御回路及びその方法

発明者： 齋藤 弘幸
出願人/特許権者： 埼玉日本電気株式会社
代理人 (3件)： 机 昌彦 ,  谷澤 靖久 ,  河合 信明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-170605
公開番号（公開出願番号）：特開2004-015759
出願日： 2002年06月11日
公開日（公表日）： 2004年01月15日
要約：

【課題】ATMレイヤデバイスと複数の物理レイヤデバイスとがバスを介して接続され、ATMレイヤデバイスから物理レイヤデバイスへポーリングを行い、このポーリングに対する応答信号を受信してATMレイヤデバイスと物理レイヤデバイスとの間でセルを送受信する際に、セル抜けを生じさせず、かつ、セル送信レートの低下を引き起こさないバスを構成することを可能とする、ATMセル送受信制御回路及びその方法を提供する。【解決手段】複数の論理アドレスを有する物理レイヤデバイスからの第1の応答信号(TxCLAV)を、一定期間の間マスクする制御を行う第1のマスク回路と、複数の論理アドレスを有する物理レイヤデバイスからの第2の応答信号(RxCLAV)を、マスクする制御を行う第2のマスク回路と、を備える。【選択図】 図1

請求項（抜粋）：

ATM(Asynchronous Transfer Mode:非同期転送モード)レイヤデバイスと複数の物理レイヤデバイスとがバスを介して接続され、前記ATMレイヤデバイスから前記物理レイヤデバイスへポーリングを行い、このポーリングに対する第1の応答信号を受信して、前記ATMレイヤデバイスから前記物理レイヤデバイスへセルを送信するようにしたATM装置におけるATMセル送受信制御回路であって、 複数の論理アドレスを有する前記物理レイヤデバイスからの前記第1の応答信号を、一定期間の間マスクする制御を行う第1のマスク回路を備える、ことを特徴とするATMセル送受信制御回路。

IPC (1件)：

H04L12/56

FI (1件)：

H04L12/56 E

Fターム (4件)：

5K030GA11 ,  5K030HA10 ,  5K030JL06 ,  5K030KA11