特許
J-GLOBAL ID：200903004354699142
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (7件)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-008329
公開番号（公開出願番号）：特開2006-196123
出願日： 2005年01月14日
公開日（公表日）： 2006年07月27日
要約：
【課題】オーバードライブ電位を保証し、次サイクルセル読み出しマージンの低下を回避する。【解決手段】ビット線にオーバードライブ後の最終電位を付与する最終電位発生回路7と、一方の端子が最終電位よりも高いビット線のオーバードライブ電位に設定され,他方の端子が最終電位発生回路7の出力に接続された第1のスイッチ8と、一方の端子が第1のスイッチ8の他方の端子に接続され,他方の端子がセンスアンプの一方の活性化ノードに接続された第2のスイッチ9と、一方の端子が第1および第2のスイッチの接続点に接続され,他方の端子がビット線の電位を調整する容量C1に接続された第3のスイッチ20と、一方の端子が第3のスイッチ20の他方の端子に接続され,他方の端子が定電源電圧に接続された第4のスイッチ22とを備える半導体記憶装置。容量C1は、ノーマルアレイとリダンダンシーアレイのビット線容量の差分の1/2に等しい。【選択図】図1
請求項（抜粋）：
ビット線にオーバードライブ後の最終電位を付与する最終電位発生回路と、
一方の端子が前記最終電位よりも高い前記ビット線のオーバードライブ電位に設定され,他方の端子が前記最終電位発生回路の出力に接続された第1のスイッチと、
一方の端子が前記第1のスイッチの他方の端子に接続され,他方の端子がセンスアンプの一方の活性化ノードに接続された第2のスイッチと、
前記第1および第2のスイッチの接続点に接続されるVBLH電源線に接続され、前記VBLH電源線に蓄積される電荷を放電するVBLHディスチャージ回路
とを備えることを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5M024AA37
, 5M024BB15
, 5M024BB35
, 5M024CC63
, 5M024CC65
, 5M024FF03
, 5M024PP01
, 5M024PP03
, 5M024PP07
出願人引用 (2件)
-
半導体記憶装置
公報種別：公開公報
出願番号：特願2000-253888
出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
-
半導体記憶装置
公報種別：公開公報
出願番号：特願2002-028559
出願人：株式会社東芝, 富士通株式会社
審査官引用 (1件)
-
遊技機
公報種別：公開公報
出願番号：特願2000-330192
出願人：豊丸産業株式会社
前のページに戻る
