特許

J-GLOBAL ID：200903004362205043

多重アクセスキャッシュ記憶装置

発明者： 西井 修 ,  岡田 哲彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平6-169416
公開番号（公開出願番号）：特開平8-036525
出願日： 1994年07月21日
公開日（公表日）： 1996年02月06日
要約：

【要約】【目的】 面積を増加させることなく、2つ以上のデータ転送命令による、データの書き込み・読み出しを、同時に実行することが可能なキャッシュ記憶装置を提供すること。【構成】 それぞれ独立してアクセス可能な複数個のタグメモリと、それぞれ独立してアクセス可能な複数個のデータメモリと、複数のデータ転送命令のアクセスアドレスから、前記複数のデータ転送命令が同時にアクセス可能どうかを判定するアドレス判定回路と、前記アドレス判定回路の判定結果に基づき、前記各メモリをそれぞれ独立して制御して、2つ以上のデータ転送命令による、データの書き込み・読み出しを、同時に実行する。

請求項（抜粋）：

複数のデータ転送命令による、データの書き込み・読み出しを同時に実行することが可能な多重アクセスキャッシュ記憶装置であって、それぞれ独立してアクセス可能な複数個のタグメモリと、それぞれ独立してアクセス可能な複数個のデータメモリと、前記複数のデータ転送命令に基づく書き込みデータを、対応するデータメモリに転送する第1の手段と、前記複数個のデータメモリから読み出したデータを、前記複数のデータ転送命令に基づく読み出しデータとして転送する第2の手段と、前記複数のデータ転送命令のアクセスアドレスが入力され、前記複数のデータ転送命令が同時にアクセス可能どうかを判定するアドレス判定回路と、前記アドレス判定回路の判定結果に基づき、前記各メモリ、各手段を制御する制御回路とを具備することを特徴とする多重アクセスキャッシュ記憶装置。

IPC (2件)：

G06F 12/08 ,  G06F 12/08 310

引用特許：

審査官引用 (3件)

• 特開平4-037935
  
• 特開昭63-201851
  
• 特開昭54-066727