特許
J-GLOBAL ID：200903004397971466
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-076043
公開番号（公開出願番号）：特開平11-274521
出願日： 1998年03月24日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 チップサイズを抑えつつ順方向損失と逆方向損失の低減を実現する半導体装置を提供する。【解決手段】 第1導電型の半導体層と、該半導体層を挟む電極とを有し、前記半導体層の所定の複数の領域に凹部を形成し、前記複数の凹部の内部に第2導電型の埋め込み層と該埋め込み層の周辺に第2導電型の第1拡散層とを夫々形成した半導体装置において、前記各第2導電型の第1拡散層相互間のショットキー接合部を凹形状にするトレンチ部を設け、さらに前記トレンチ部の底端部周辺における前記第1導電型の半導体層に第2導電型の第2拡散層を設ける。
請求項（抜粋）：
第1導電型の半導体層と、該半導体層を挟む電極とを有し、前記半導体層の所定の複数の領域に凹部を形成し、前記複数の凹部の内部に第2導電型の埋め込み層と該埋め込み層の周辺に第2導電型の第1拡散層とを夫々形成した半導体装置において、前記各第2導電型の第1拡散層相互間のショットキー接合部を凹形状にするトレンチ部を設けたことを特徴とする半導体装置。
引用特許：
前のページに戻る
