特許
J-GLOBAL ID：200903004451487443

半導体記憶装置の製造方法

発明者：
天沼 一志

天沼 一志 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-039199
公開番号（公開出願番号）：特開平9-232536
出願日： 1996年02月27日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 強誘電体キャパシタ形成後の工程による強誘電体特性の劣化を回復し、かつコンタクト抵抗の増加等を招かない。【解決手段】 強誘電体キャパシタを覆う層間絶縁膜10を形成し、その後、上記層間絶縁膜10をエッチングしコンタクト孔13を開口する工程の後に、非酸素雰囲気中でアニールする。これにより、コンタクト抵抗や配線抵抗が上昇することなく強誘電体キャパシタの特性は向上する。
請求項（抜粋）：
電荷蓄積用キャパシタとして強誘電体キャパシタを用いた半導体記憶装置の製造方法において、上記強誘電体キャパシタを覆う層間絶縁膜を形成し、その後、上記層間絶縁膜をエッチングしコンタクト孔を開口する工程の後に、非酸素雰囲気中でアニールする工程を含むことを特徴とする半導体記憶装置の製造方法。
IPC (8件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 29/78 371
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM