特許
J-GLOBAL ID：200903004490087690
半導体マイクロリレー
発明者：
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-307758
公開番号（公開出願番号）：特開平10-149757
出願日： 1996年11月19日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 耐圧が高く、ノイズの影響を受けにくい半導体マイクロリレーを提供することにある。【解決手段】 半導体マイクロリレーは、駆動素子10と、抵抗分圧回路30と、電界効果トランジスタFET31とからなるものである。そして、前記駆動素子10は、ヒンジ部11を介して可動部12を厚さ方向に弾性変位可能に支持し、この可動部12の下面に対向するガラスプレート14の対向面に駆動用固定電極20を設けてある。さらに、前記可動部12のヒンジ部11にひずみ抵抗素子21を設け、前記可動部12および駆動用固定電極20を入力端子42,41にそれぞれ接続してある。また、前記抵抗電圧回路30は前記ひずみ抵抗素子21に接続してある。さらに、前記電界効果トランジスタFET31は前記抵抗分圧回路30をゲートに接続し、かつ、出力端子43,44に接続してある。
請求項（抜粋）：
少なくとも一つのヒンジ部を介して可動部を厚さ方向に弾性変位可能に支持する一方、この可動部の表裏面に対向する対向面のうち、少なくともいずれか一方の対向面に駆動用固定電極を設けるとともに、前記可動部の少なくとも一つのヒンジ部にひずみ抵抗素子を設け、前記可動部および駆動用固定電極を入力端子にそれぞれ接続した駆動素子と、前記ひずみ抵抗素子に接続した抵抗分圧回路と、この抵抗分圧回路をゲートに接続し、かつ、出力端子に接続した電界効果トランジスタFETと、からなることを特徴とする半導体マイクロリレー。
IPC (2件)：
FI (2件)：
H01H 59/00
, H03K 17/965 B
