離散コサイン変換回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-167580
公開番号（公開出願番号）：特開平7-021153
出願日： 1993年07月07日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】信号xi(i=0〜7)からDCT係数Yj(j=0〜7)を求める8点離散コサイン変換回路を構成する場合にパイプライン用レジスタを置く位置の制約を少なくし、高速動作させる。【構成】cos[4π/16]を乗じる乗算器C4と、cos[6π/16]を乗じる乗算器C6と、cos[2π/16]あるいはcos[4π/16]のどちらか一方を選択して乗じる乗算器C10を備え、C4を乗じる選択をした乗算器C10と乗算器C4によりY0,Y4を求め、C2を乗じる選択をした乗算器C10と乗算器C6によりY2,Y6を求め、Y0,Y4を求める2つの乗算器を並列に用いて乗算器C4の位置を加減算器1段分入力端子側に移すことができ、この部分が他の乗算器と同じ段階の位置にできる。

請求項（抜粋）：

(1)8点の信号xi(i=0〜7)から次式に従って8点の離散コサイン変換係数Yj(j=0〜7)を求める離散コサイン変換回路において、入力信号にcos[4π/16]を乗じる第1の乗算器と、前記入力信号にcos[6π/16]を乗じる第2の乗算器と、前記入力信号にcos[2π/16]を乗じる第1の動作モードと入力信号にcos[4π/16]を乗じる第2の動作モードのどちらか一方を選択可能な第3の乗算器と、前記xiから求めた(x0+x7)+(x3+x4)を前記第1の乗算器に入力して得られる第1の出力と前記xiから求めた(x1+x6)+(x2+x5)を前記第2の動作モードを選択した前記第3の乗算器に入力して得られる第2の出力とを加えた信号より前記離散コサイン変換係数Y0を求める第1の回路と、前記第1の出力から前記第2の出力を減じた信号より前記離散コサイン変換係数Y4を求める第2の回路と、前記xiから求めた(x0+x7)-(x3+x4)を前記第1の動作モードを選択し前記第3の乗算器に入力して得られる出力と前記xiから求めた(x1+x6)-(x2+x5)を前記第2の乗算器に入力して得られる出力とを加えた信号より前記離散コサイン変換係数Y2を求める第3の回路と、前記(x0+x7)-(x3+x4)を前記第2の乗算器に入力して得られる出力から前記(x1+x6)-(x2+x5)を前記第1の動作モードを選択した前記第3の乗算器に入力して得られる出力を減じた信号より前記離散コサイン変換係数Y6を求める第4の回路とを有することを特徴とする離散コサイン変換回路。

IPC (4件)：

G06F 17/14 , G06T 1/00 , H03M 7/30 , H04N 1/41

FI (2件)：

G06F 15/332 S , G06F 15/66 M

前のページに戻る