特許
J-GLOBAL ID：200903004508225068
マルチ処理プロセッサ制御装置および制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
穂坂 和雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-229990
公開番号（公開出願番号）：特開平7-084973
出願日： 1993年09月16日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 マルチ処理プロセッサ制御装置および制御方法に関し,プロセッサを有効に利用するようにすることを目的とする。【構成】 複数のプロセッサを制御する制御プロセッサ12と,プロセッサ毎に平均処理時間を算出する平均処理時間算出手段11と,制御プロセッサ12を制御する制御手段13を備え,制御手段13は任意の処理が実際に処理されている時間と平均処理時間を比較することにより該任意の処理をするプロセッサの増設もしくは削減を判定するプロセッサ過不足判定手段14と,プロセッサ過不足判定手段14の判定結果に従って,任意の処理に対するプロセッサの増設もしくは削減指示をするプロセッサ増設削減手段18とを備え,任意の処理時間が実際に処理されている時間と該任意の処理を行っているプロセッサの平均処理時間に基づいてプロセッサの増設もしくは削減を行う構成を持つ。
請求項（抜粋）：
マルチプロセッサ装置(1) のプロセッサ制御装置(2) において,複数のプロセッサを制御する制御プロセッサ(12)と,プロセッサ毎に平均処理時間を算出する平均処理時間算出手段(11)と,該制御プロセッサ(12)を制御する制御手段(13)を備え,該制御手段(13)は任意の処理が実際に処理されている時間と該平均処理時間を比較することにより該任意の処理をするプロセッサの増設もしくは削減を判定するプロセッサ過不足判定手段(14)と,該プロセッサ過不足判定手段(14)の判定結果に従って,該任意の処理に対するプロセッサの増設もしくは削減指示をするプロセッサ増設削減手段(18)とを備え,任意の処理時間が実際に処理されている時間と該任意の処理を行っているプロセッサの平均処理時間に基づいてプロセッサの増設もしくは削減を行うことを特徴とするマルチ処理プロセッサ制御装置。
引用特許：
前のページに戻る
