特許
J-GLOBAL ID：200903004515434667
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-070663
公開番号（公開出願番号）：特開平5-275446
出願日： 1992年03月27日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】 半導体装置の製造方法に関し、サイド・ウォール状の絶縁膜を形成する際に半導体にダメージを与えることが少なく、且つ、セルフ・アライメント方式で形成されるエミッタ電極とベース電極との分離を容易にして半導体などにダメージを与えることが少なくて済むようにしようとする。【構成】 メサを含めた全面をポリイミド膜20で覆ってから、メサをなす半導体の最上部であるn+ -InGaAsエミッタ電極コンタクト層18が殆ど表出されない程度にエッチ・バックを行い、表出されたメサの側面にSiO2 からなる絶縁膜21のサイド・ウォールを形成し、絶縁膜21からなるサイド・ウォールをマスクとしてポリイミド膜20をサイド・ウォールに加工し、全面にCr/Au膜を形成し、そのCr/Au膜で構成されてメサの頂面に在るエミッタ電極22とp+ -GaAsベース層15に在るベース電極23とを自己分離で独立させる。
請求項（抜粋）：
段差部分を含めた全面を流動性の樹脂を塗布して得られる第一の絶縁膜で覆ってから該段差部分の半導体が殆ど表出されない程度にエッチ・バックを行う工程と、次いで、表出された段差部分の側面に第二の絶縁膜からなるサイド・ウォールを形成する工程と、次いで、第二の絶縁膜からなるサイド・ウォールをマスクとして第一の絶縁膜をサイド・ウォールに加工する工程と、次いで、全面に金属膜を形成して段差部分の頂面に形成された部分と段差部分の下地面とに形成された部分とを自己分離させてそれぞれ独立した電極として形成する工程とが含まれてなることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
