特許
J-GLOBAL ID：200903004516594811
制御用コンピュータの異常検出装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-343069
公開番号（公開出願番号）：特開平6-195244
出願日： 1992年12月24日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 制御用コンピュータの異常誤検出防止と確実な異常検出との両立化と、プログラムの容易化を図る。【構成】 CPU異常時、計数手段での定時間割り込みルーチンの割り込み回数は所定値を超える。すると、定時間割り込み毎にウォッチドッグタイマ(WDT)へ入力されるウォッチドッグクリア(WDC)信号出力は停止手段において停止される。この信号出力停止が所定時間以上となると、WDTから異常判定信号がCPUへ出力され、異常は検出される。また、ベースルーチンの周回周期が割り込み処理によって長くなるとき、WDC信号は定時間毎に確実に出力されるため、異常判定信号は出力されない。このため、ベースルーチン周回周期の増大を異常と誤検出しない。また、各手段はルーチン上に簡単に設定できるため、プログラム容易化が図れる。
請求項（抜粋）：
ベースルーチンを繰り返し処理し、所定時間毎に前記ベースルーチンの処理を中断して定時間割り込みルーチンを処理するCPUを有する制御用コンピュータの異常検出装置において、前記定時間割り込みルーチンの割り込み回数を計数する計数手段と、前記ベースルーチンが所定周回すると前記計数手段の計数値をリセットするリセット手段と、前記定時間割り込みルーチンの割り込み毎にウォッチドッグクリア信号を出力するウォッチドッグクリア信号出力手段と、前記計数値が所定値を超えると、前記ウォッチドッグクリア信号の出力を停止する停止手段と、前記ウォッチドッグクリア信号を入力し、この信号が所定時間以上停止されると前記CPUへ異常判定信号を出力するウォッチドッグタイマとを備えたことを特徴とする制御用コンピュータの異常検出装置。
引用特許：
前のページに戻る
