特許

J-GLOBAL ID：200903004533644393

半導体装置および半導体装置の製造方法

発明者： 山▲崎▼ 浩務
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2001-347655
公開番号（公開出願番号）：特開2003-152072
出願日： 2001年11月13日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】 トレンチ分離が十字あるいはT字に交差する部分に窪みを発生させることなく誘電体材料を埋設することを可能にする。【解決手段】 素子形成領域13-1,13-2,13-3,13-4,13-5とは異なる領域に、断面U字形もしくは凹形のトレンチとなる領域を四角形状に仕切るための仕切りパターン12-1,12-2,12-3,12-4,12-5,12-6,12-7,12-8を設け、トレンチ領域を11-1,11-2,11-3,11-4,11-5,11-6,11-7,11-8,11-9に分割する形態からなるマスクパターンを用いて、半導体基板(シリコン基板)1をエッチングする。これにより、従来、次工程において誘電体材料を埋設するときに発生していた窪みの発生をなくし、素子表面の平坦性を向上させる。

請求項１：

半導体基板上の回路素子を包囲するように形成されたトレンチ溝と、前記トレンチ溝の内側に絶縁膜の仕切りによって複数連なって形成された分離層と、仕切られた前記トレンチ溝の内部に埋設された誘電体材料とを備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 21/76 ,  H01L 21/762

FI (2件)：

H01L 21/76 L ,  H01L 21/76 D

Fターム (16件)：

5F032AA06 ,  5F032AA16 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA47 ,  5F032AA77 ,  5F032AA78 ,  5F032CA24 ,  5F032DA02 ,  5F032DA23 ,  5F032DA25 ,  5F032DA33 ,  5F032DA34 ,  5F032DA53 ,  5F032DA71