特許
J-GLOBAL ID:200903004544307100

キャッシュメモリおよびキャッシュメモリを制御する方法

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平10-141931
公開番号(公開出願番号):特開平11-039215
出願日: 1998年05月22日
公開日(公表日): 1999年02月12日
要約:
【要約】【課題】 キャッシュメモリを高速に制御することを可能にするキャッシュメモリおよびキャッシュメモリの制御方法を提供する。【解決手段】 キャッシュメモリ1は、複数のエントリ3aを有するデータメモリ3と、複数のエントリ3aにそれぞれ対応する複数のリフィルビットとを備えている。複数のリフィルビットのそれぞれは、主記憶領域10から複数のエントリ3aのうち対応する1つのエントリ3aにデータが転送中か否かを示す。
請求項(抜粋):
複数のエントリを有するデータメモリと、前記複数のエントリにそれぞれ対応する複数のリフィルビットとを備え、前記複数のリフィルビットのそれぞれは、主記憶領域から前記複数のエントリのうち対応する1つのエントリにデータが転送中か否かを示す、キャッシュメモリ。
IPC (2件):
G06F 12/08 ,  G06F 12/08 310
FI (3件):
G06F 12/08 E ,  G06F 12/08 B ,  G06F 12/08 310 Z
引用特許:
審査官引用 (2件)
  • 特開昭56-117384
  • 特開昭62-072041

前のページに戻る