特許
J-GLOBAL ID：200903004548114633
フイールドプログラマブルゲートアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-274607
公開番号（公開出願番号）：特開平5-090949
出願日： 1991年09月26日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 プログラムされた論理回路中のノードをより自由に選択して、その信号状態を効率良く外部に読み出し、これにより、プログラムされた論理回路のデバッグ能率を向上させる。【構成】 ノード指定手段10は、FPGA1外部からのノードアドレス指定に従って、信号状態を検出する論理回路動作領域50内部の所定のノードの指定を行う。信号状態読み出し手段20は、FPGA1外部からの読み出しタイミング指定に従って、前記論理回路動作領域50の内部の前記ノードアドレス指定で指定されたノードの信号状態を、当該FPGA1外部に読み出す。従って、所望のノードの信号状態を、所望のタイミングでFPGA1外部からモニタすることができ、デバッグ能率を向上させることができる。
請求項（抜粋）：
集積回路として製造後に、ユーザが論理回路をプログラム可能なフィールドプログラマブルゲートアレイにおいて、内部のノード位置をアドレス指定するノード指定手段と、アドレス指定されたノード位置の信号状態を、外部から指定されたタイミングで外部に読み出す信号状態読み出し手段とを備えたことを特徴とするフィールドプログラマブルゲートアレイ。
IPC (2件)：
H03K 19/173 101
, H01L 21/82
