特許
J-GLOBAL ID：200903004572244912
演算増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-273646
公開番号（公開出願番号）：特開平6-104665
出願日： 1992年09月17日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 演算増幅回路における反転入力信号と非反転入力信号の差にかかわらず、非反転入力信号の電位が低い場合に誤動作が生じるのを防止する。【構成】 2段目増幅回路部2のNPNトランジスタN3のエミッタとNPNトランジスタN4のベース間の接点Fにバイアス部5aを接続する。【効果】 非反転入力信号V(T4)が次式のように低い場合でも、NPNトランジスタN4がオフしないので、出力が正電源側に反転して飽和してしまう誤動作を生じない。V(T4)<VBE(SAT)(N4) +VBE(SAT)(N3) -VCE(SAT)(P2) +VBE(SAT)(P2)
請求項（抜粋）：
入力段差動増幅回路部と、2段目増幅回路部と、出力段増幅回路部と、位相補正部と、バイアス部とを有する演算増幅回路であって、入力段差動増幅回路部は、反転信号及び非反転信号を入力とし、差動出力信号を差動出力点に出力するものであり、2段目増幅回路部は、前記差動出力信号を入力とし、2段目出力点へ2段目出力信号を出力するものであり、出力段増幅回路部は、前記2段目増幅回路部の2段目出力点に接続され、2段目出力信号をプッシュプル増幅回路を介して出力端子に出力するものであり、位相補正部は、前記2段目出力点と前記差動出力点の間に接続され、電位変動分を緩和して位相補正を行なうものであり、バイアス部は、前記2段目増幅回路を直流バイアスし、非反転信号が飽和非反転入力電位以下になることによる誤動作を回避するものであることを特徴とする演算増幅回路。
IPC (2件)：
引用特許：
前のページに戻る
