特許
J-GLOBAL ID：200903004588988059
バーストフレーム同期回路
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-244693
公開番号（公開出願番号）：特開平9-093239
出願日： 1995年09月22日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 非同期状態から同期状態への遷移時間と、同期状態からハンティング状態への遷移時間を短縮する事で断時間を短縮する。【解決手段】 同期パタン一致検出回路2と、同期状態判定回路3と、真の同期パタンと該真の同期パタンに誤りを許容したハミング距離nのパタンを発生する比較パタン発生回路5と、同期状態判定回路3が同期状態出力時にnパタンの比較パタンを選択し、非同期時には真の同期パタンの1パタンのみを選択するセレクタ15と、同期時にデータの同期パタンを含む領域のみを通過させるウィンドウパルス10を生成するフレームカウンタ4と、非同期時には全時間領域を通過させるゲート21と、同期状態において誤りが多発すると新同期位相検索モードへ強制移行させる誤り検出回路8と、フレームカウンタ4を動作させるクロックを供給するディジタルPLL6と、ディジタルPLL6に基本クロック源を供給する固定発振器7とを有している。
請求項（抜粋）：
同期パタン一致検出回路と、同期状態判定回路と、真の同期パタンと該真の同期パタンに誤りを許容したハミング距離nのパタンを発生する比較パタン発生回路と、前記同期状態判定回路が同期状態出力時にnパタンの比較パタンを選択し、非同期時には真の同期パタンの1パタンのみを選択する選択手段と、同期時にデータの同期パタンを含む領域のみを通過させるウィンドウパルスを生成するフレームカウンタと、非同期時には全時間領域を通過させるゲートと、同期状態において誤りが多発すると新同期位相検索モードへ強制移行させる誤り検出回路と、前記フレームカウンタを動作させるクロックを供給するディジタルPLLと、該ディジタルPLLに基本クロック源を供給する固定発振器とを有することを特徴とするバーストフレーム同期回路。
IPC (2件)：
FI (2件)：
H04L 7/08 D
, H04L 7/02 B
審査官引用 (2件)
-
特開昭62-122434
-
特開昭63-100837
前のページに戻る
