特許
J-GLOBAL ID：200903004591306678
フラッシュメモリ装置及びそのプログラム方法
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-184960
公開番号（公開出願番号）：特開2001-052486
出願日： 2000年06月20日
公開日（公表日）： 2001年02月23日
要約：
【要約】【課題】フラッシュメモリ装置の集積度が向上してもチャージポンプ回路によって集積回路ダイのサイズを増加させることなくプログラムに必要な十分な量の電流を供給する。【解決手段】このフラッシュメモリ装置のプログラム方法によると、先ず、メモリセルアレー中のフラッシュメモリセルがワード/バイト単位で選択される。その次に、選択されたメモリセルが目標スレショルド電圧より低い所定のスレショルド電圧まで順次にプログラムされる。以後、選択されたフラッシュメモリセルは所定のスレショルド電圧から目標スレショルド電圧まで、同時に、又はフラッシュメモリセルのグループに分けて順次に、プログラムされる。
請求項（抜粋）：
行列状に配列されたメモリセルのアレーを有するフラッシュメモリ装置のプログラム方法において、前記メモリセルの中の少なくとも二つのメモリセルを選択する第1段階と、前記選択されたメモリセルの各々を目標スレショルド電圧より低い所定のスレショルド電圧まで順次に第1時間の間にプログラムする第2段階と、前記選択されたメモリセルを前記所定のスレショルド電圧から前記目標スレショルド電圧まで第2時間の間に同時にプログラムする第3段階とを含むことを特徴とするプログラム方法。
引用特許：
前のページに戻る
