特許

J-GLOBAL ID：200903004607040800

溝の埋め込み工程を備えた半導体装置の製造方法

発明者： 佐藤 淳一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平3-029661
公開番号（公開出願番号）：特開平5-006935
出願日： 1991年01月30日
公開日（公表日）： 1993年01月14日
要約：

【要約】 (修正有)【目的】 半導体基板等に形成した溝を良好に埋め込むことができ、かつ製造時間を短縮できる半導体装置の製造方法を提供する。【構成】半導体基板等の基体1に形成した溝21〜23を、バイアスECR-CVD等の堆積とエッチングとを同時的に行う堆積手段により埋め込む溝の埋め込み工程を備えた半導体装置の製造方法において、基体上に少なくとも2層構造のエッチングストップ層3を形成して溝形成を行い、該エッチングストップ層3はテーパ41〜43を有する構造とすることによって、テーパにより埋め込みを容易にするとともに、平坦化の水平戻しの時間短縮を図った。

請求項（抜粋）：

基体に形成した溝を、堆積とエッチングとを同時的に行う堆積手段により埋め込む溝の埋め込み工程を備えた半導体装置の製造方法において、 基体上に少なくとも2層構造のエッチングストップ層を形成して溝形成を行い、該エッチングストップ層に形成された溝の内、少なくとも上層のエッチングストップ層に形成された溝はテーパ化したものであることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/76 ,  H01L 21/302

引用特許：

審査官引用 (2件)

• 特開昭63-107512
  
• 特公昭63-031615