特許

J-GLOBAL ID：200903004635287129

LSI実装基板の構造及びその製造方法

発明者： 須山 孝行
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-066830
公開番号（公開出願番号）：特開平11-265967
出願日： 1998年03月17日
公開日（公表日）： 1999年09月28日
要約：

【要約】【課題】 特定条件のスチフナを実装基板の裏面に取り付けることにより、実装基板の表面での組立作業を従来と同じ条件で行っても、構造上の信頼性に問題を残さないLSI実装基板の構造及びその製造方法を提供する。【解決手段】 ベアチップ実装を行うLSI実装基板において、LSIの実装サイズに応じて、実装基板の裏側にLSIと同じあるいは近似した外形、または、複数のLSIに対応した外形、所要厚さのスチフナを、表側でLSIで使用したアンダーフィル材と同じ効果の接着剤を用いて、固定したことを、また、その固定に際して、特に、前記アンダーフィル材と接着剤とを同時キュアすることを特徴とする。

請求項（抜粋）：

ベアチップ実装を行うLSI実装基板において、LSIの実装サイズに応じて、実装基板の裏側にLSIと同じあるいは近似した外形、または、複数のLSIに対応した外形、所要厚さのスチフナを、表側でLSIで使用したアンダーフィル材と同じ効果の接着剤を用いて、固定したことを特徴とするLSI実装基板の構造。

IPC (7件)：

H01L 23/28 ,  H01L 21/56 ,  H01L 21/60 311 ,  H01L 23/29 ,  H01L 23/31 ,  H01L 25/04 ,  H01L 25/18

FI (5件)：

H01L 23/28 Z ,  H01L 21/56 E ,  H01L 21/60 311 S ,  H01L 23/30 R ,  H01L 25/04 Z

引用特許：

審査官引用 (2件)

• 特開平4-340751
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平7-246157   出願人：富士通株式会社