特許

J-GLOBAL ID：200903004641262308

AIS検出回路

発明者： 斎藤 安弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-099089
公開番号（公開出願番号）：特開平8-293898
出願日： 1995年04月25日
公開日（公表日）： 1996年11月05日
要約：

【要約】【目的】 本発明はAIS(Alarm Indication Signal) 検出回路に関し、簡単な構成で任意ビット長のAIS検出が行えるAIS検出回路の提供を目的とする。【構成】 入力信号がmビット以上連続して所定レベルであることによりAIS検出となし、かつその後の所定区間に2ビット以上連続又は非連続で他のレベルであることによりAIS検出解除とするAIS検出回路において、入力信号DTINが所定レベルであることにより該入力信号DTINに同期したクロック信号CLKをカウントし、かつ他のレベルであることによりそのカウント値Qを初期化されるカウンタ手段を備える。好ましくは、カウンタ手段は入力信号DTINが他のレベルであることにより所定値Dをロードされる。また、カウンタ手段へのロード値Dは可変に構成されている。

請求項（抜粋）：

入力信号がmビット以上連続して所定レベルであることによりAIS検出となし、かつその後の所定区間に2ビット以上連続又は非連続で他のレベルであることによりAIS検出解除とするAIS検出回路において、入力信号が所定レベルであることにより該入力信号に同期したクロック信号をカウントし、かつ他のレベルであることによりそのカウント値を初期化されるカウンタ手段を備えることを特徴とするAIS検出回路。