特許

J-GLOBAL ID：200903004652517758

半導体装置及びその製造方法

発明者： 倉田 創
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平11-083244
公開番号（公開出願番号）：特開2000-277730
出願日： 1999年03月26日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 炭素を導入することなくSiGeの歪みを抑制しうる半導体装置及びその製造方法を提供する。【解決手段】 シリコン基板10上に形成された、窒素を含むSiGeより成る半導体層と、半導体層上に、ゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側の半導体層に形成されたソース/ドレイン拡散層とを有している。

請求項（抜粋）：

シリコン基板上に形成された、窒素を含むSiGeより成る半導体層と、前記半導体層上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体層に形成されたソース/ドレイン拡散層とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/265

FI (5件)：

H01L 29/78 301 B ,  H01L 21/265 604 Z ,  H01L 29/78 301 G ,  H01L 29/78 301 S ,  H01L 29/78 301 H

Fターム (10件)：

5F040DA08 ,  5F040DA10 ,  5F040DC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EE00 ,  5F040EF09 ,  5F040EK01 ,  5F040FC06 ,  5F040FC15