特許
J-GLOBAL ID：200903004673580638
記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-122741
公開番号（公開出願番号）：特開平10-312693
出願日： 1997年05月14日
公開日（公表日）： 1998年11月24日
要約：
【要約】【課題】 高速、かつ、効率的にデータ書換え可能なフラッシュメモリを用いた記憶装置を提供する。【解決手段】 フラッシュメモリを使用した記憶装置2が、データ記憶用の複数のフラッシュメモリブロックからなるフラッシュメモリ部12と、書換えデータと書換えアドレスと書換え回数とを記憶する複数のフラッシュメモリブロックからなる書換え情報保持部13と、最新のデータ情報を保持するメモリ部14とからなり、記憶回路制御手段11が、フラッシュメモリ部12、書換え情報保持部13及びメモリ部14の記憶状態に基づき、フラッシュメモリ部12、書換え情報保持部13及びメモリ部14の書き換えを制御する。
請求項（抜粋）：
フラッシュメモリを使用した記憶装置において、データ記憶用の複数のフラッシュメモリブロックからなるフラッシュメモリ部と、前記データ記憶用のフラッシュメモリ部の書換えデータと書換えアドレスとデータ記憶用のフラッシュメモリ部の書換え回数とを記憶する複数のフラッシュメモリブロックからなる書換え情報保持部と、最新のデータ情報を保持するメモリ部と、外部ホストからのデータ書き込み指示がある毎に、該データ書き込み指示に基づき指定されたアドレスをメモリ部の対応するアドレスにデータ書き込みを行うと共に、前記書換え情報保持部にフラッシュメモリ部の書換えアドレス情報と書換えデータとを書き込み、前記書換え情報保持部の記憶容量にデータを書き込む余裕がなくなった場合は、前記フラッシュメモリ部に記憶されたデータを消去し、前記メモリ部の全データをフラッシュメモリ部に書き込み、前記書換え情報保持部に記憶されたデータを消去しフラッシュメモリ部の書換え回数を1回加算して書換え情報保持部に書き込み、外部ホストからデータ読み取りの指示を受けた場合は、指定されたアドレスに対応するメモリ部のアドレスにおいてデータ読み取りを行い外部ホストに返送する記憶回路制御手段とを有することを特徴とする記憶装置。
IPC (2件)：
G11C 16/02
, G06F 12/16 310
G11C 17/00 601 A
, G06F 12/16 310 A
