半導体素子の製造方法

発明者：
出願人/特許権者：
代理人 (3件)：三枝英二 , 眞下晋一 , 松本公雄
公報種別：公開公報
出願番号（国際出願番号）：特願2007-273342
公開番号（公開出願番号）：特開2008-166714
出願日： 2007年10月22日
公開日（公表日）： 2008年07月17日
要約：

【課題】セル領域及び周辺領域のCDを所定の大きさに調整することができる半導体素子の製造方法を提供すること。【解決手段】セル領域及び周辺領域が画定された基板301上に、被エッチング層303、302A、302Bを形成するステップと、セル領域に第1部分304A及び第2部分305Aを有する第1マスクパターンを形成し、周辺領域に第1部分及び第2部分305Bを有する第2マスクパターンを形成するステップと、セル領域上に感光膜パターン309を形成するステップと、第2マスクパターンの第1部分をトリミングすることによりトリミングされた第1部分304Cを形成するステップと、感光膜パターン309、第1マスクパターンの第2部分305A及び第2マスクパターンの第2部分305Bを除去するステップと、被エッチング層303、302A、302Bをエッチングし、セル領域及び周辺領域にパターンを形成するステップとを含む。【選択図】図3D

請求項１：

セル領域及び周辺領域が画定された基板上に被エッチング層を形成するステップと、前記セル領域の前記被エッチング層上に第1部分及び第2部分を有する第1マスクパターンを形成し、前記周辺領域の被エッチング層上に第1部分及び第2部分を有する第2マスクパターンを形成するステップと、前記セル領域上に感光膜パターンを形成するステップと、前記第2マスクパターンの前記第1部分をトリミングするステップと、前記感光膜パターン、前記第1マスクパターンの前記第2部分及び前記第2マスクパターンの前記第2部分を除去するステップと、前記被エッチング層をエッチングすることにより、前記セル領域及び前記周辺領域にパターンを形成するステップとを含むことを特徴とする半導体素子の製造方法。

IPC (2件)：

H01L 21/027 , G03F 7/20

FI (5件)：

H01L21/30 570 , H01L21/30 502C , H01L21/30 514A , H01L21/30 573 , G03F7/20 521

Fターム (3件)：

5F046AA11 , 5F046LA18 , 5F046NA01

引用特許：

審査官引用 (6件)

ハイブリッド・プレーナおよびFinFETCMOSデバイス
公報種別：公開公報出願番号：特願2004-183756 出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
半導体装置の製造方法および半導体装置
公報種別：公開公報出願番号：特願2002-047944 出願人：株式会社東芝
補助電極の形成方法
公報種別：公開公報出願番号：特願2002-340689 出願人：ローム株式会社

全件表示

前のページに戻る