特許

J-GLOBAL ID：200903004707196123

半導体集積回路

発明者： 上野 隆
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-221229
公開番号（公開出願番号）：特開平8-088319
出願日： 1994年09月16日
公開日（公表日）： 1996年04月02日
要約：

【要約】【目的】 外付け受動素子を不要とし、実装面積を縮小することが可能な集積回路を提供する。【構成】 本発明の半導体集積回路は、半導体基板4と、前記半導体基板4の一方の面5に形成された、能動素子を含む集積回路15と、前記半導体基板4の他方の面6に形成された、少なくとも1つの受動素子7と、前記集積回路15と前記受動素子7とを電気的に接続する接続部13,14とを具備したことを特徴とする。

請求項（抜粋）：

半導体基板と、前記半導体基板の一方の面に形成された、能動素子を含む所望の集積回路と、前記半導体基板の他方の面に形成された、少なくとも1つの受動素子と、前記集積回路と前記受動素子とを電気的に接続する接続部とを具備したことを特徴とする半導体集積回路。

IPC (2件)：

H01L 27/04 ,  H01L 21/822