特許

J-GLOBAL ID：200903004720760640

半導体装置およびその製造方法

発明者： 池田 良成
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-069865
公開番号（公開出願番号）：特開2003-273357
出願日： 2002年03月14日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】薄板化された半導体チップのバイメタル効果による反り量を抑制した半導体装置およびその製造方法を提供する。【解決手段】ゲート電極3とエミッタ電極2を有する薄膜化したIGBTチップ1の周辺部上に絶縁性厚膜であるポリイミドの枠6を形成し、この枠6の厚みを5μm〜50μmとすることで、IGBTチップ1の反り量を小さくできる。

請求項（抜粋）：

半導体チップの表面側に形成した表面電極と、前記半導体チップの裏面側に形成した裏面電極とを有し、半導体チップを構成する半導体基板の厚さが150μm以下である半導体装置において、半導体チップの表面上に選択的に5μm以上で50μm以下の絶縁性厚膜を形成することを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 652 ,  H01L 29/78 655 ,  H01L 21/336

FI (3件)：

H01L 29/78 652 Q ,  H01L 29/78 655 F ,  H01L 29/78 658 F