特許

J-GLOBAL ID：200903004726937274

画像処理装置

発明者： 澤田 昌幸
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-152038
公開番号（公開出願番号）：特開平11-003062
出願日： 1997年06月10日
公開日（公表日）： 1999年01月06日
要約：

【要約】【課題】 オーバーサンプリング方式によりコンピュータのビデオ信号を解像度変換してFLCD上に補間拡大表示する場合における画像のちらつきをなくす。【解決手段】 ラッチ101〜103でラッチされたOdd、Even、一つ前のOddフィールドの各入力画像信号は演算部130〜133でパラメータを用いて解像度変換される。入力画像信号の同期信号とこれに同期したクロックCLK0とこのCLK0から生成された解像度倍率に応じたクロックCLK1とに基づいてタイミング制御部120及びパラメータ発生部110は上記パラメータを生成する。解像度変換された画像信号はFiFo140〜143に格納される。アドレス制御部150はFiFoの書き込みをCLK0で行うと共に、読み出しをCLK1で行う。

請求項（抜粋）：

画像信号と同期信号とを含むビデオ信号のモードを上記同期信号に基づいて識別する識別手段と、上記画像信号に同期している第1の画素同期クロックの周波数から上記識別されたモードに応じた倍数の周波数を有する第2の画素同期クロックを生成するクロック発生手段と、上記識別されたモードに応じた解像度変換のためのパラメータを発生するパラメータ発生手段と、上記パラメータを用いて上記画像信号の解像度変換を上記識別されたモードに応じた上記倍数で行う解像度変換手段と、上記解像度変換された画像信号を格納するメモリ手段と、上記第1の画素同期クロックに同期して画像信号を書き込み、上記第2の画素同期クロックに同期して画像信号を読み出すように、上記メモリ手段のアドレスを制御するアドレス制御手段とを備えた画像処理装置。

IPC (3件)：

G09G 3/36 ,  G09G 3/20 ,  H04N 7/01

FI (4件)：

G09G 3/36 ,  G09G 3/20 V ,  G09G 3/20 R ,  H04N 7/01 Z